东芝公布BICS-5芯片:最高128层堆栈NAND
- +1你赞过了
【雷竞技须安全稳定 DIY硬件频道】东芝半导体在2月旧金山举行的国际固态电路会议上,已经展示过128层3D堆栈的NAND?Flash芯片。日前,西部数据和东芝公布了128层闪存的具体规格,单颗容量512Gbit的3D?NAND(TLC技术)闪存。新产品最快在2020年末投产,并在2021年实现量产。
??如果沿续此前的命名习惯,这款产品将会被命名为BiCS-5(BiCS-3为64层、BiCS-4为96层),比上一代BiCS-4闪存颗粒多出的32层,将同大小的芯片容量提升1/3,从而降低芯片的制造成本。
??富国银行(Wells?Fargo)资深分析师Aaron?Rakers通过搭建的生产模型的方式,来计算东芝BICS-5的尺寸面积和性能数据。
??Aaron?Rakers假设芯片尺寸为66平方毫米、密度为7.8Gb/平方毫米,西数-东芝只需要85%的面积,就可以完成容量需求,西数-东芝同时也实现了单NAND芯片的最高密度。
??东芝BICS-5采用的CuA设计,其逻辑电路位于芯片底部,数据层堆叠在上方。与96层BiCS-4相比,BiCS-5可以让模组总体缩小23%。
??与传统的双平面相比,西数和东芝将充分利用四平面带来的优势,允许独立或并行访问,将颗粒性能提升两倍,使芯片吞吐量可达132MB/s,是上代66MB/s的两倍。
??西数没有使用传统的16KB标准页面访问128层芯片数据,而是使用不受限制的4K页面。所以BiCS-5闪存颗粒能够在1.2Gb/s的IO带宽下运行,读取延迟低至45微秒。
??使用BICS-5技术的3D?NAND(TLC颗粒)可以实现512Gbit的容量,采用4bit的QLC芯片,还可进一步将单芯容量提升至682Gb。
最新资讯
热门视频
新品评测